Новости SOC от Dacafe (http://www.edatoolscafe.com), Ноябрь 2003 года =================================================================== 3 ноября Растет число членов Open Core Protocol International Partnership (OCP-IP) - присоединилась Cadence 3 ноября Verisity, 0-In и Novas анонсировали Strategic 'VPA' (Verification Process Automation) Collaboration для решения проблем верификации SoC 3 ноября Virage Logic заключила мнголетнее соглашение с LSI Logic по 90-нм памяти 4 ноября Aldec и Celoxica выпускают Active-HDL+C - интегрированную HDL/C среду разработки для FPGA 4 ноября Infineon продемонстрировала модуль XPAK, обеспечивший передачу без ошибок со скоростью 10 Гбит/сек в сети Ethernet на расстояние более 300 метров в существующей оптической сети 4 ноября E*ECAD распространяет средства разработки от Translogic по "краткосрочным" и "вечным" лицензиям 6 ноября Исследователи из Intel разработали новую технологию изготовления транзистора для процессоров новых поколений (с меньшим потреблением электроэнергии и меньшей теплоотдачей) 6 ноября Сетевые компоненты Nucleus NET от Accelerated Technology сертифицированы с помощью тестового продукта ANVL фирмы Ixia 6 ноября Xilinx Aurora - открытый протокол последовательной передачи данных со скоростью 3.125 Gbps - использован более 1000 раз в проектах на базе Xilinx Virtex II Pro 6 ноября Broadcom поставляет одночипные Bluetooth решения для семейств мобильных телефонов фирмы Motorola 6 ноября Altera проводит в Европе конференции SOPC World 2003 10 ноября Accelerated Technology объявила о соответствии Nucleus NET стандарту OSEK 10 ноября Motorola расширяет семейство 16-битных микроконтроллеров HCS12 11 ноября Xilinx Spartan - наиболее популярные в мире дешевые FPGA - продаются со скоростью 6 миллионов штук за квартал 11 ноября Summit Design и Willamette HDL совместно проводят тренинги по работе с Visual Elite и использованию SystemC 11 ноября IP-компоненты от Synopsis (DesignWare USB Host и PHY) получили сертификацию на соответствие Hi-Speed USB 2.0 12 ноября Texas Instruments анонсирует первый одночипный микроконтроллер для электронных измерений и обнаружения вращательного движения 12 ноября VOCAL добавляет аппаратную функциональность AES к 32-битным процессорам MIPS 12 ноября Zarlink первой создает однокристальный процессор (ZL50130) для слияния IP/Ethernet 13 ноября Micron Technology анонсирует MT9V403 - высокоскоростной сенсор образов на базе технологии TrueSNAP 13 ноября Texas Instruments выпускает семейство логических микросхем с наименьшим энергопотреблением для портативных приборов 17 ноября Altium выпускает Nexar - среду разработки встроенных систем на базе FPGA 17 ноября ClearSpeed выпустила с первой попытки чип акселерации вычислений с плавающй точкой CS301 благодаря использованию технологии VPA (Verification Process Automation) от Verisity 17 ноября DSP TMS320C64x обеспечивает минимальную стомость для высокопроизводительных приложений в сетевой обработке, инфраструктуре телекоммуникаций, качественной обработке образов. 17 ноября Xilinx представляет RocketLabs для Virtex-II Pro одновременно в 15 различных точках мира 17 ноября Lattice Semiconductor выпускает низкопотребляющую FPSC для SPI4.2 17 ноября Fabless Semiconductor Association (FSA) обнародовала десятку лучших fabless-компаний 18 ноября Atmel выпускает микроконтроллер для смарт-карт на базе процессора ARM SC100 18 ноября RTOS Neutrino фирмы QNX поддерживает Xilinx Virtex-II Pro (Power PC) 18 ноября ARM выпустила SecurJC 18 ноября Synopsys обеспечивает мониторинг секретности своих беспроводных сетей с помощью AirDefense 18 ноября ARM выпускает SystemC-модели (на уровне транзакций) своих процессоров семейства ARM11 для системной верификации 19 ноября RTOS Nucleus от Accelerated Technology "летает" в GPS системе для профессиональной авиации от Garmin 19 ноября AMIC Technologies и HBA объединяются 24 ноября FPGA семейства eX фирмы Actel обеспечили секретность проекта для беспроводного цифрового игрового устройства 24 ноября Xilinx использовала IP-компонент от Virtual Silicon для использования в 90 нм Spartan-3 FPGA 24 ноября Synopsys Users Group in Europe анонсировала свою конференцию - 6-7 мая 2004 года, в Мюнхене (Германия) 25 ноября Mobile DiskOnChip от M-Systems включен в качестве стандартного компонента в платформу разработки аппаратного обеспечения RealView от ARM 25 ноября Avnet и Xilinx распространяют дешевый design-kit для разработки последовательного ввода-вывода на базе Virtex-II Pro 26 ноября Atmel первая получила сертификацию EAL4+ 26 ноября Cadence и министерство образования Китая сотрудничают 3 ноября Растет число членов Open Core Protocol International Partnership (OCP-IP) - присоединилась Cadence Цель OCP-IP - обеспечить единый стандарт для интерфейсов IP компонентов, чтобы обеспечить 'plug and play'-проектирование SoC-систем. Ассоциация OCP-IP была основана в декабре 2001 года. Среди основателей OCP-IP: Nokia, Texas Instruments, STMicroelectronics, United Microelectronics Corporation, Sonics и др. www.OCPIP.org 3 ноября Verisity, 0-In и Novas анонсировали Strategic 'VPA' (Verification Process Automation) Collaboration для решения проблем верификации SoC Они сфокусируются на решении проблем при разработке проектов по 90 нм технологии, 50+ миллионов вентилей, содержащие множество процессоров и встроенное программное обеспечение, на протяжении всего процесса проектирования от модуля до устройства, чипа, системы, проекта. Точнее, Verisity определяет нисходящий, управляемый спецификациями, процесс управления верификацией, от исполняемого плана верификации и метрик покрытия к созданию многоуровневой среды верификации для устройства, чипа и до верификации на уровне системы. Verisity намерена также обеспечить процесс управления процесс управления распределенными верификационными активностями. VPA должна обеспечить наблюдаемость, управление и новые уровни автоматизации распределенного процесса верификации. В этот процесс должны быть втянуты системные архитектторы, разработчики аппаратного обеспечения, программисты и специалисты по верификации. Только такое стратегическое сотрудничество позволит индустрии решить реальные проблемы проектирования в нано-технологиях и верификации на системном уровне. 0-In определит потоки "проектирования-для-верификации", который включат верификацию, основанную на 'assertions' и формальную верификацию. "Assertions' связывают реализацию проекта с его спецификацией и могут представлять различные уровни абстракции. 0-In обеспечит два ключевых процесса, первый основывается на формальной верификации, а второй фокусируется на мониторинге качества покрытия, с помощью динамической верификации и 'assertions'. Эти процессы весьма критичны для платформенного проектирования и повторного использования верификационных компонент. Novas определит потоки отладки и анализа ошибок на протяжении полного нисходящего, управляемого спецификациями цикла проектирования. Развивая технологии автоматизации отладки, Novas позволит быстро обнаруживать причины проблем, что исключит значительную часть ручного трассирования процедур, применяемого сегодня. Функциональная верификация - это проблема "номер один" при проектировании в нано-технологиях, которая занимает до 70% всего цикла проектирования. Неполная верификация - это источник от 50% до 75% всех повторных изготовлений чипов ('respins'), которые обычно обходятся в миллионы долларов и несколько человеко-месяцев. Предлагаемые Verisity, 0-In и Novas решения применяются на всех этапах, включая симуляцию HDL, C/SystemС, аппаратную акселерацию, эмуляцию, FPGA-прототипирование и на реальных устройствах. Компании предполагают использовать общие открытые модели данных. Это позволит также быстро интегрироваться с лучшими разработками других компаний. www.verisity.com www.0-in.com www.novas.com 3 ноября Virage Logic заключила многолетнее соглашение с LSI Logic по 90-нм памяти LSI Logic лицензировала у Virage Logic компоненты памяти STAR (Self-Test and Repair) и ASAP (Area, Speed and Power) для последующего включения этих компонент памяти в свою платформу RapidChip. www.viragelogic.com 4 ноября Aldec и Celoxica выпускают Active-HDL+C - интегрированную HDL/C среду разработки для FPGA Работая в Active-HDL+C инженеры могут использовать при описании системы как HDL (VHDL и/или Verilog), так и Handle C. Этот шаг сделан в связи с тем, что размеры и сложность современных устройств, выполненных на базе FPGA, требуют, с одной стороны, более высоких уровней абстракции, основанных на C, а, с другой стороны, возможности повторного использования существующих IP-компонент, выполненных на HDL. Можно симулировать совместно все компоненты проекта, а затем автоматически синтезировать проект для микросхем от Actel, Altera, Xilinx. Обеспечено формирование EDIF-описаний или HDL-нет-листов с SDF (Standard Delay Format). Цена - от $35,000 за одноместную "вечную" лицензию. www.celoxica.com www.aldec.com 4 ноября Infineon продемонстрировала модуль XPAK, обеспечивший передачу без ошибок со скоростью 10 Гбит/сек в сети Ethernet на расстояние более 300 метров в существующей оптической сети Такая технология позволит существенно повысить скорость передачи информации по существующим оптическим сетям без огромных капиталовложений на создание новых оптических сетей. www.infineon.com 4 ноября E*ECAD распространяет средства разработки от Translogic по "краткосрочным" и "вечным" лицензиям EASE, HDL Companion и EALE (все - от Translogic B.V.) обеспечивают эффективное создание и редактирование проектов. EASE позволяет вводить графически и генерировать оптимизированные HDL (VHDL, Verilog, или смешанные) описания. HDL Companion извлекает сложные проектные структуры из имеющихся HDL-описаний (за секунды анализируя HDL-описания мультимиллионных проектов). Это обеспечивает быструю навигацию по проекту. EALE - это специализированный редактор HDL-описаний проектов, языков-чуствительный, с дружественным интерфейсом. Все три продукта поддерживают многопользовательскую работу. Translogic основана в 1990 году в городе Ede (Голландия). www.translogiccorp.com www.eecad.com 6 ноября Исследователи из Intel разработали новую технологию изготовления транзистора для процессоров новых поколений (с меньшим потреблением электроэнергии и меньшей теплоотдачей) Новый материал назван 'high-k'. Пресс-служба Intel утверждает, что новый материал в 100 раз сокращает 'leakage' (ток утечки - ток в транзисторе в статическом состоянии). В соответствии с законом Мура, количество транзисторов на чипе удваивается каждые два года, что обепечивает усложнение функций, повышение производительности и сокращение стоимости одного транзистора. Чтобы продолжить период действия закона, размеры транзисторов должны постоянно уменьшаться. Однако при использовании современных материалов практически достигнуты фундаментальные (и потому непреодолимые) ограничения. В связи с этим разработка новых материалов и инновационных транзисторных структур - это императив информационной эры. Intel уже сократила размер кремниевого вентиля до 1.2 нм, что эквивалентно всего 5 атомным слоям. Если попытаться сделать вентиль еще меньше, то возрастет ток утечки, что приведет к недопустимому расходу энергии и выделению тепла. По этой причине Intel и планирует заменить текущий материал новый материалом, названным 'high-k'. Планируется внедрить новые материалы в Intel-процессоры выпуска 2007 года, которые будут выпускаться по технологии 45 нм. Intel представила детали новой технологии изготовления транзисторов 6 ноября в Токио на "2003 International Workshop on Gate Insulator". www.intel.com/pressroom 6 ноября Сетевые компоненты Nucleus NET от Accelerated Technology сертифицированы с помощью тестового продукта ANVL фирмы Ixia ANVL (Automated Network Validation Library) позволяет определить совместимость с официальным сетевыми Internet-стандартами, установленными IETF (Internet Engineering Task Force). Сетевые компоненты Nucleus NET от Accelerated Technology включают стек протоколов TCP/IP, WEB-сервер и поддержку e-mail, SNMP (Simple Network Management Protocol), RMON (Remote Monitoring), поддержку 802.11b и IPv6 (Internet Protocol version 6). www.acceleratedtechnology.com www.mentor.com 6 ноября Xilinx Aurora - открытый протокол последовательной передачи данных со скоростью 3.125 Gbps - использован более 1000 раз в проектах на базе Xilinx Virtex II Pro На сегодня Xilnx FPGA Virtex II Pro востребованы при создании терабитных маршрутизаторов и свичей, обработке медицинских образов, широковещательных систем цифрового телевидения высокого качества, производительных серверов и подсистем памяти. Протокол Aurora был выдвинут в октябре 2002 года. Передача осуществляется с использованием всего 4-х линий. От одного до 24 физических каналов могут быть объединены в один логический канал. С такими возможностями к масштабированию, протокол Aurora может быть использован при передаче "от чипа-к чипу", "от платы к плате", "от системы к системе". Для создания у пользователей большей уверенности в надежности, протокол является открытым, а Xilinx распространяет готовые к использованию документированные проекты. Спецификации протокола Aurora версии 1.2, документированные проекты и BFM (bus functional models) распространяются бесплатно. www.xilinx.com/aurora 6 ноября Broadcom поставляет одночипные Bluetooth решения для семейств мобильных телефонов фирмы Motorola Bluetooth обеспечивает беспроводное соединение ноутбуков, PDA (Personal Digital Assistants) и др.. Пользователи мобильных телефонов, обрудованных видео-камерами, смогут беспроводным образом пересылать и печатать картинки. Семейство Bluetooth-передатчиков, названное Bluetonium, включает чипы BCM2035 и BCM2033. Одним из первых мобильных телефонов, содержащих такие чипы, является V600. Этот телефон включает функции GSM/GPRS/UMTS, MP3-плейера, цифровой камеры и Bluetooth. www.broadcom.com 6 ноября Altera проводит в Европе конференции SOPC World 2003 Места проведения: Швеция (Kista), Финляндия (Espoo), Франция (Париж), Великобритании (Bedfordshire). www.kistakonferens.com www.innopoli.fi www.hilton.com www.theconceptcentre.com/main.html www.altera.com/sopcworld_europe 10 ноября Accelerated Technology объявила о соответствии Nucleus NET стандарту OSEK OSEK - спецификация стандарта операционой системы для систем автомизации в автомобилях. Сегодня при взаимодействии различных подсистем автматизации управления автомобилем предпочтительнее использовать Ethernet и TCP/IP, нежели те спецификации, которые определены OSEK. Две основные причины такой замены - цена и доступность. Accelerated Technology обнаружила потребность в надежной реализации стека протоколов TCP/IP, соответствующей спецификации OSEK, и поэтому, сотрудничая с производителями автомобилей, разработала нужный продукт. Исходный Nucleus NET был модифицирован к "статическому режиму", таким образом, что все ресурсы программ распределяются на этапе инициализации, а не "динамически", по мере потребности. Это привело к большей детерменированности, что является критичным требованием к встроенным системам, соответствующим стандартам OSEK. Цена на такую версию Nucleus NET (распространяемую с исходным текстом) - от $14,495 за вечную лицензию. www.acceleratedtechnology.com www.mentor.com 10 ноября Motorola расширяет семейство 16-битных микроконтроллеров HCS12 Три новых МК (9S12D32, 9S12DP512, 9S12C32) пополнили семейство HCS12, которое теперь включает более 50 членов. 9S12D32 и 9S12DP512 совместимы по внешним контактам и функциям, отличаясь размерами внутрикристальной флеш-памяти (32К и 512К соответственно). 9S12C32 имеет сокращенное количество внешних контактов и, в связи с этим, по цене выходит на уровень 8-битных МК. Все 3 МК работают на частоте 25 Мгц, и совместимы по кодам и средствам отладки с архитектурами Motorola 68HC11 и 68HC12. Цена - от $5 до $15 (в зависимости от комплектации и типа корпуса) в партиях по 10,000 штук. www.motorola.com/mcu 11 ноября Xilinx Spartan - наиболее популярные в мире дешевые FPGA - продаются со скоростью 6 миллионов штук за квартал Такой результат достигнут в третьем квартале 2003 года. Всего с момента выхода на рынок в 1998 году продано более 70 миллионов FPGA семейства Spartan. Xilinx первой перешла к технологии 90нм/300мм вместо технологии 130нм/200мм. Это почти в 5 раз увеличило количество кристаллов на 'wafer' (подложку). Что, в свою очередь, отразилось на цене. Сегодня FPGA семейства Spartan-3 с одним миллионом системных вентилей продаются по цене менее $12.00, три различных FPGA с емкостью до 400,000 системных вентилей продаются по цене менее $6.50, и десять различных FPGA продаются по цене менее $10.00. FPGA Spartan-3 могут включать встроенные блоки RAM и до 784 контактов ввода/вывода. Spartan-3 предлагает также встроенную функциональность XtremeDSP и умножители 18*18, обеспечивающие до 330 миллиардов умножений со сложением (MACs-multiply and accumulates) в секунду. FPGA Spartan-3 поддерживает 23 различных стандарта параллельного обмена информацией, включая PCI 32/33 и PCI 64/33. www.xilinx.com/company/sales/offices.htm 11 ноября Summit Design и Willamette HDL совместно проводят тренинги по работе с Visual Elite и использованию SystemC На нынешней DAC (Design Automation Conference 2003) подчеркивалось, что растущая сложность современных чипов приводит к потребности перехода от RTL (Register-Transfer Level) - проектирования к ESL (Electronic System Level) проектированию. При этом сегодня SystemC считается наиболее адекватным средством ESL-проектирования. Именно поэтому обучение работе с SystemC - сегодня актуально. Visual Elite является высокопроизводительной платформой для симуляции и анализа архитектур, поддерживающей одновременную разработку аппаратного и программного обеспечения. Visual Elite обеспечивает текстовые и графические средства представления проекта с помощью различных языковых средств и на различных уровнях абстракции. Willamette HDL, Inc. основана в 1993 году, обеспечивает Internet-обучение и консультации. За это время обучено более 3,000 человек (изучались Verilog, VHDL, SystemC). www.whdl.com www.summit.com/WHDL www.sd.com 11 ноября IP-компоненты от Synopsis (DesignWare USB Host и PHY) получили сертификацию на соответствие Hi-Speed USB 2.0 Эту сертификацию производит USB-IF (USB Implementers Forum). Логотип Hi-Speed говорит разработчикам, что такие IP-компоненты интероперабельны и соответствуют спецификации с производительностью до 480 Мbps, что в 40 раз быстрее, чем оригинальная USB-спецификация (12 Mbps). Эти IP компоненты от Synopsis (DesignWare USB 2.0 Host, Device, PHY) уже использовались более чем в 100 проектах на ASIC. DesignWare - эта библиотека IP-компонентов от Synopsis, в настоящее время включает множество IP-компонентов для ASIC, SoC и FPGA, в том числе: USB 1.1, USB 2.0, USB 2.0 PHY, USB 2.0 On-the-Go, PCI, PCI-X, PCI Express, Ethernet, I2C, AMBA, IP-компоненты памяти, арифметико-логических устройств (datapathes), микроконтроллеры (8051, 6811), Star IP процессоры (IBM PowerPC 440, Infineon C166 TriCore1, MIPS32 4KE, NEC V850E). www.designware.com www.synopsys.com/ipdirectory 12 ноября Texas Instruments анонсирует первый одночипный микроконтроллер для электронных измерений и обнаружения вращательного движения Новый МК MSP430FW427 построен на основе MSP430, обеспечивая ультра-малое потребление энергии, флеш-память, интерфейс объемного сканирования (Scan IF) и LCD-драйвер. Полностью программируемые автоматы состояний Scan IF могут автоматически выполнять функции, которые ранее поручались програмному обеспечению. Такая схема увеличивает гибкость системы и сокращает потребление энергии электронных измерительных устройств, выполненных на его базе - увеличивая срок службы батареек на электронных приборах измерения воды и тепла до 10 лет и выше по приемлемой цене. MSP430FW427 спроектирован таким образом, что он может непосредственно соединяться с сенсорами, используемымми сегодня в промышленных приложениях, такими как резонансные цепи, эффекты Халла, или магнито-резистивные сенсоры. MSP430FW427 имеет 32 Кбайт флеш-памяти и 1 Кбайт RAM. Цена - от $4.45 в партиях по 1,000 штук. http://www.ti.com/sc03234 12 ноября VOCAL добавляет аппаратную функциональность AES к 32-битным процессорам MIPS AES (Advanced Encryption Standard) обеспечивает высокую секретность при относитльно низких требованиях к вычислительной мощности. Поэтому AES не только замещает DES, но и проникает в новые устройства, которые требуют повышенной секретности. Новые протоколы, такие как CCMP и DTCP - являются по сути "wrapper" (оберткой) для AES. Их практическая реализация сегодня наиболее эффективна как программное обеспечение для специализированного AES-сопроцессора. VOCAL разработала PCE (Perfect Cryptography Engine) - как AES-сопроцессор для MIPS-процессора. MIPS управляет этим PCE с помощью инструкций расширения UDI. При этом обеспечивается программирование протокола шифрования. Такой 128-битный крипто- сопроцессор при работе на частоте 100 МГц обеспечивает шифрование/ расшифровку до 1.28 ГБит/сек. Таблица сравнения производительности и требуемых ресурсов 128-битный ключ Шифрация (MIPS/Mbit) ROM Gates Оптимизированный MIPS-ассемблер 6 - - UDI AES 32-bit Block Accelerator 0.5 4-256x8 4,950 UDI AES 64-bit Co-Processor 0.16 8-256x8 6,012 UDI AES 128-bit Co-Processor 0.08 16-256x8 9,096 Расшифровка (MIPS/Mbit) ROM Gates Оптимизированный MIPS-ассемблер 6.5 - - UDI AES 32-bit Block Accelerator 0.5 4-256x8 5,916 UDI AES 64-bit Co-Processor 0.16 8-256x8 7,808 UDI AES 128-bit Co-Processor 0.08 16-256x8 13,936 Для видео-приложений передаваемых со скоростью 10 Mbps чисто программная реализация требует производительности примерно 65 MIPS для расшировки сжатого видео. При использовании разработанного VOCAL AES-сопроцессора потребуется производительность менее 1 MIPS. MIPS-процессоры, используемые в настоящее время в 'set-top boxes' могут быть легко модифицированы для расшифровки видеопотоков. VOCAL Technologies, Ltd., основана в 1986 году. www.vocal.com 12 ноября Zarlink первой создает однокристальный процессор (ZL50130) для слияния IP/Ethernet Этот процессор распространяет быстрый Ethernet-трафик через PSN (packet-switched networks), используя 'pseudo-wires' в соответствии со стандартом 'Martini draft', устанавливающим стадии для менее дорогих и более эффективных сервисов данных. Разработанный IETF (Internet Engineering Task Force) стандарт PWE3 (pseudo-wire emulation edge-to-edge) зафиксировал (drafted) множество предложений по передаче трафика на уровне 2 (MLPS- multi- protocol label switching) созданием виртуальных LAN-соединений, называемых 'pseudo-wire' соединениями. ZL50130 - это одночипный процессор со 128 связями 'Ethernet pseudo-wire'. Он инкапсулирует Ethernet-фреймы в IP или MPLS-пакеты и пересылает их посредством PSN в точку назначения. По словам представителя Zarlink, ZL50130 обеспечивает наивысшую производительность PWE3 и его дешевле и легче разработать, чем обычные сетевые процессоры. Традиционно LAN и PSN функционируют как отдельные сущности, и точки их сочленения требуют постоянного внимания сетевых администраторов. Например, в PSN маршрутизаторы должны регулярно обновляться, чтобы отражать профили LAN, такие как удаление и добавление IP-адресов. На предприятиях, входящий/исходящий PSN трафик требует специальной обработки. Сервисы 'Pseudo-wire' сокращают стоимость управления сетью, улучшая взаимодействие LAN/PSN таким образом, что время-затратное обновление маршрутизаторов перестает быть необходимым, а это позволяет управлять множеством локальных сетей (LAN) как единой сетью. ZL50130 обеспечивает параллельную поддержку для 128 "edge-to-edge Fast Ethernet" соединений. Пакеты от одной LAN могут быть отправлены на одну 'pseudo-wire' или разделены на множество соединений, основываясь на адресах источника и приемника. ZL50130 имееет гибкий аппаратный и программный интерфейс, что упрощает разработку управляющего программного обеспечения для него. Цена ZL50130 - $62.50 в партиях по 1,000 штук. products.zarlink.com/profiles/ZL50130 www.zarlink.com news.zarlink.com/visual_center 13 ноября Micron Technology анонсирует MT9V403 - высокоскоростной сенсор образов на базе технологии TrueSNAP TrueSNAP (True "Shutter Node Active Pixel") обеспечивает производительность до 200 образов в секунду при полном разрешении. MT9V403 снабжен цифровым интерфейсом, который обеспечивает гибкость в управлении критическими для производительности параметрами, такими как время экспозиции, скорость смены кадров, оконная функциональность. Сенсор MT9V403 включает внутрикристальный 10-битный аналого-цифровой конвертор, на выходе которого может быть цифровое монохромное или цветное видео в формате 659H-by-494V-pixel, со скоростью смены кадров 0-200 fps. www.micron.com/imaging 13 ноября Texas Instruments выпускает семейство логических микросхем с наименьшим энергопотреблением для портативных приборов AUP (Advanced Ultra Low Power) потребляет на 91% меньше энергии в статическом режиме (ток - 0.9 мкА) и на 83% процента меньше энергии в динамическом режиме, что увеличивает срок службы батарейки на 73%. При этом время задержки составляет 2 нс при напряжении питания 3В и 3 нс при напряжении питания 1.8В. Уже поставляются изготовленные по технологии AUP логические микросхемы: SN74AUP1G57, SN74AUP1G58, SN74AUP1G97, SN74AUP1G98. Цена - $0.11 в партиях по 1000 штук. www.ti.com/aup 17 ноября Altium выпускает Nexar - среду разработки встроенных систем на базе FPGA Nexar позиционируется как полное, независимое от производителей, средство проектирования системного уровня на платформе FPGA. Nexar - результат развития выдвинутой Alium технологии Board-on-Chip, интегрирующей в себе средства разработки аппаратного обеспечения и средства разработки программного обеспечения, IP-компоненты, виртуальные инструменты и реконфигурируемую плату разработчика, что позволяет даже инженерам, не имеющим опыта работы с HDL, интерактивно проектировать и реализовывать на FPGA полные встроенные системы. Nexar предоставляет инженерам такие замечательные возможности как: параллельная разработка аппаратного и программного обеспечения, большую гибкость в распределении функций проекта между программным и аппаратным обеспечением, интегрированную, независимую от производителей FPGA, среду разработки систем на FPGA. Хотя многие инженеры рассматривают FPGA-технологии как альтернативу обычным ASIC, обеспечивающую более высокий уровень интеграции на кристалле и меньшие риски по стоимости и временным затратам, системное проектирование на FPGA-платформе все еще сильно затруднено, особенно когда требуется использовать процессор. Nexar изменяет эту ситуацию, перенося методологии проектирования систем на платах на FPGA-архитектуры. Nexar также интегрирует разработку аппаратного и программного обеспечения в единой среде. На системном уровне Nexar обеспечивает ввод схем для определения связей внутри системы. Такой подход обоснован тем, что графический ввод более эффективен для задания связей между функциональными блоками, нежели HDL-описание и позволяет быстро создавать описание системы на компонентном уровне. Схемный ввод облегчен в Nexar включением обширных библиотек пре-синтезированных, пре-верифицированных компонент, включая процессоры, которые просто могут быть перенесены на схему и соединены для формирования аппаратного обеспечения системы. Это аналогично тому, что сейчас делают инженеры, когда работают на уровне платы с физическими "готовыми" компонентами. Компоненты в Nexar поддерживают FPGA-архитектуры от множества различных производителей. Это обеспечивает портируемость проекта между семействами FPGA. Nexar автоматически выбирает нужную модель компонента во время синтеза на конкретное семейство FPGA. Наряду с IP-компонентами, Nexar включает библиотеку виртуальных инструментов, таких как логические анализаторы, генераторы/счетчики частоты, мониторы ввода/вывода, которые могут быть инкопорированы в проект для упрощения отладки системы. Как и IP-компоненты, виртуальные инструменты поставляются как пре-синтезированные модели, которые позволяют им использоваться в FPGA с различными целевыми архитектурами. Эти инструменты имеют экранные панели, обеспечивающие инженерам интуитивный интерфейс для анализа проекта, находящегося "внутри" FPGA в процессе проектирования. В Nexar интегрирована плата разработки на базе FPGA, называемая NanoBoard, которая является реконфигурируемой платформой для реализации и отладки проекта. NanoBoard соединяется с персональным компьютером инженера, и использует интерфейс JTAG как для загрузки проектов в FPGA, так и для взаимодействия с проектами, погруженными в FPGA. Целевые FPGA размещаются на специальной дочерней плате, что позволяет простой переход между семействами FPGA. Множество плат NanoBoard может быть объединено для проектирования сложных мульти-платных систем. Для упрощения разработки программного обеспечения, Nexar включает полный набор средств разработки программного обеспечения для всех поставляемых процессорных ядер. Базируясь на реконфигурируемой технологии компиляции Viper, разработанной Altium, Nexar обеспечивает разработку и отладку кодов высокого качества, полностью интегрированную со средой разработки аппаратного обеспечения. После загрузки проекта в NanoBoard все процессоры проекта могут управляться и отлаживаться из системы Nexar. Это позволяет отлаживать программное обеспечение непосредственно на целевом аппаратном обеспечении на ранних стадиях проекта, поддерживая параллельную разработку программного и аппаратного обеспечения. Разработчики аппаратного обеспечения могут загружать свои проекты в NanoBoard для интераткивной отладки во время разработки, а разработчики программного обеспечения могут разрабатывать свои программы непосредственно на реальном аппаратном обеспечении на самых ранних стадиях проекта. Поскольку аппаратное обеспечение может быть модифицировано также просто, как и программное обеспечение, Nexar обеспечивает значительную гибкость в распределении функций системы между программным и аппаратным обеспечением. Alyium назвала такое проектирование LiveDesign ("Живой проект"). LiveDesign экономит огромное количество времени проекта, пропуская стадию "симуляции". Предполагаемая цена Nexar 2004 - $7,995. www.altium.com/nexar 17 ноября ClearSpeed выпустила с первой попытки чип акселерации вычислений с плавающей точкой CS301 благодаря использованию технологии VPA (Verification Process Automation) от Verisity CS301 обеспечивает производительность до 25 Гигафлоп/сек, имеет 64 потока параллельной обработки, работает на частоте 200 Мгц и потребляет меньше двух ватт. Для верификации CS301 были использованы средства и технологии от Verisity. Verisity VPA под управлением Specman Elite упрощает процесс верификации, обеспечивая автоматический контроль за тотальным покрытием аппаратно- и программно- реализованной функционалности. Specman Elite поддерживает все аспекты верификации, включая автоматическую генерацию функциональных тестов, проверку данных и 'assertions', анализ покрытия функциональности. www.verisity.com 17 ноября DSP TMS320C64x обеспечивает минимальную стомость для высокопроизводительных приложений в сетевой обработке, инфраструктуре телекоммуникаций, качественной обработке образов. DSP C6412 включает множество внутрикристальных периферийных устройств, таких как Ethernet MAC (media access controller), порт PCI (peripheral component interconnect), порт HPI (host port interface), 64-битный интерфейс к внешней памяти, 64-канальный контроллер прямого доступа к памяти, 16 контактов ввода/вывода общего назначения, а также внутрикристальную RAM (288 Кбат SRAM). Чип выпускается в версиях для двух рабочих частот: 500 Мгц (по цене $39.95) и 600 Мгц. Среди других полезных характеристик чипа: наличие 64 32-битных регистров общего назначения, восемь параллельных функциональных блоков, которые могут выполнять четыре 16-битные операции типа MAC (multiply-accumulates-умножение с накоплением) за такт. 500 Мгц C6412 может выполнить 2 миллиарда MAC в секунду. Поддерживается совместимость кода с другими DSP семейства C6000. Обеспечивается отладочная плата на базе CCS (Code Composer Studio). www.ti.com/c6412launch www.ti.com/c6000dsksp 17 ноября Xilinx представляет RocketLabs для Virtex-II Pro одновременно в 15 различных точках мира RocketLabs - сеть лабораторий Xilinx, расположенных в 15 различных местах Северной Америки, Европы, Азии и Японии (Boston, Chicago, Dallas, Raleigh, San Diego, Ottawa, San Jose, London, Paris, Munich, Stockholm, Milan, Tel Aviv, Shenzen, Tokyo), и занимающихся проектированием высокоскоростных систем последовательной передачи данных. Эта сеть обеспечивает разработчикам бесплатный доступ к оборудованию для высокоскоростной последовательной передачи, для оценки выполненных разработок, демонстрирующих последовательную передачу данных со скоростью от 622 Mbps до 10 Gbps и выше. Эти лаборатории обеспечивают также ресурсы проектирования встроенных систем на базе Xilinx Virtex-II Pro с процессорами PowerPC и MicroBlaze. Xilinx анонсирует также выпуск семейства Virtex-II Pro X с мультигигабитной производительностью приема и передачи информации. Встроенные трансиверы поддерживают все промышленные стандарты, такие как: 10GE, OC-48, SxI-5, TFI-5, PCI-Express, Serial RapidIO, XFP, Fibre Channel, UXPi. Xilinx утверждает, что сеть RocketLabs способна обслужить до 14,000 пользователей в год. www.xilinx.com/rocketlabs 17 ноября Lattice Semiconductor выпускает низкопотребляющую FPSC для SPI4.2 FPSC (Field Programmable System-on-a-Chip) ORSPI4 включает два малопотребляющих встроенных SPI4.2, 4 канала SERDES (по 3.7 Gbps), встроенный контроллер памяти QDR II и 16K программируемых логических элементов. По утверждению Lattice, FPSC эффективно интегрирует технологии ASIC и FPGA. SPI4.2 (System-Packet Interface, Level 4, Phase 2) - это недавно разработанный стандарт на интерфейс системного уровня, который позволяет разработку гибких, масштабирумых систем для телекоммуникационных систем. SPI4.2 был опубликован в 2001 году OIF (Optical Internetworking Forum) и поддерживает передачу по множеству протоколов, таких как: Packet-over-SONET/SDH (POS), OC-192, Ethernet, Fast Ethernet, Gigabit Ethernet, 10 Gigabit Ethernet, 10 Gigabit Fibre-Channel SAN. SPI4.2 исключает потребность в собственных интерфейсах, выполненных на базе ASIC или специализированных сетевых процессоров и упрощает соединение устройств от различных производителей. SPI4.2 был разработан с целью передачи информации между устройством MAC и сетевым процессором (или switch fabric). На реализацию SPI4.2 Lattice потребовалось более миллиона ASIC-вентилей. Однако такой подход обеспечивает существенное сокращение потребления энергии: 2 ватта (при передаче 900 Mbps) против 10 ватт при реализации SPI4.2 с помощью FPGA. www.latticesemi.com 17 ноября Fabless Semiconductor Association (FSA) обнародовала десятку лучших fabless-компаний В десятку (в порядке убывания доходов от fabless-деятельности) вошли: QUALCOMM CDMA, NVIDIA, Broadcom, ATI Technologies, Xilinx, MediaTek (Taiwan), SanDisk, Marvell Technology, Altera, Conexant. FSA основана в 1994 году. www.fsa.org/store 18 ноября Atmel выпускает микроконтроллер для смарт-карт на базе процессора ARM SC100 Микроконтроллер AT91SC25672RC содержит 256 Кбайт ПЗУ для программ и 72 Кбайт EEPROM для данных и занимает менее 20 мм.кв. Низкое потребление энергии позволяет использовать его в мобильных телефонах. Производительные мощности (а также аппаратный акселератор) поддерживают исполнение Java-программ. Цена - $4.00 в партиях по 100К штук. www.atmel.com/dyn/products/product_card.asp?part_id=2605 18 ноября RTOS Neutrino фирмы QNX поддерживает Xilinx Virtex-II Pro (Power PC) Xilinx Virtex-II Pro может включать множество процессоров PowerPC и множество последовательных трансиверов с производительностью 3.125 Gbps. RTOS Neutrino - масштабируемая операционная система реального времени с уникальной модульной структурой, позволяющей разработчикам дополнять и заменять отдельные модули, такие как драйверы, стеки протоколов, сервисы ОС, "на лету", без перезагрузки. QNX Software Systems (Оттава, Канада) основана в 1980 году. Ее RTOS Neutrino используется в разработках таким фирмами, как Cisco, Delphi, Siemens, Alcatel, Texaco, Ford. www.qnx.com www.xilinx.com 18 ноября ARM выпустила SecurJC SecureJC (Java Card Virtual Machine for Secure Wireless, Banking, Government and Transit Applications) - это лицензируемая виртуальная java-машина, оптимизированная под процессоры ARM SC100 и SC200. ARM SecurJC совместима с последней спецификацией Java Card 2.2.1 Platform, анонсированной Sun на Cartes 2003 и с последней спецификацией Global Platform 2.1.1. www.arm.com 18 ноября Synopsys обеспечивает мониторинг секретности своих беспроводных сетей с помощью AirDefense Беспроводная сеть Synopsis сегодня объединяет 81 офис в 11 странах. AirDefense основана в 2001 году. www.airdefense.net www.synopsys.com 18 ноября ARM выпускает SystemC-модели (на уровне транзакций) своих процессоров семейства ARM11 для системной верификации Эти модели - результат OSCI (Open SystemC Initiative) выдвинутой совместно ARM, Cadence и STMicroelectronics с целью ускорения разработки стандарта в этой области, который обеспечит быструю разработку IP-компонент для моделирования на уровне системы. Написанные на SystemC модели уровня транзакций (transaction-level models -TLM), проверены на разработанной Cadence платформе для функциональной верификации Incisive. Эти модели используют API (application programming interface), разработанный совместно STMicroelectronics и Cadence Design Systems с целью оптимизации совместной верификации программного и аппаратного обеспечения сложных встроенных систем. SystemC модели процессоров ARM1136J-S и ARM1136JF-S включены в библиотеку моделей realView. Планируется создание SystemC моделей и других ARM процессоров. www.arm.com 19 ноября RTOS Nucleus от Accelerated Technology "летает" в GPS системе для профессиональной авиации от Garmin CNX80 GPS позоляет пилоту ввести план полета, получить разрешение на взлет, и запрограммировать утвержденный план полета. CNX80 GPS включает сертифицированную систему WAAS (wide area augmentation system), которая значительно улучшает точность GPS и обеспечивает безопасный полет самолета. Разработчики из Garmin искали RTOS, которую они смогут сертифицировать в FAA, на соответствие требованиям программного обеспечения для авионики, представленным в документе DO-178B. Сертификация требует адекватного документирования, что каждый переход в программном обеспечении полностью протестирован, чтобы гарантировать безопасное функционирование самолета. Разработчики протестировали ядро NucleusPlus и получили сертификат FAA. Разработчики из Garmin воспользовались средой прототипирования Nucleus MNT, что позволило им построить и протестировать свою систему без постоянного доступа к реальному аппаратному обеспечению. В ходе разработки были использованы и другие программные компоненты, такие как Nucleus FILE для управления файлами и Nucleus GRAFIX для создания графического интерфейса. Цена Nucleus RTOS (распространяемой вместе с исходными тестами) - от $12,495. www.acceleratedtechnology.com www.garminat.com 19 ноября AMIC Technologies и HBA объединяются AMIC Technologies и HBA - два ведущих тайваньских центра проектирования интегральных схем. Целья слияния - повышение конкурентноспособности. www.hba.com www.amictechnology.com 24 ноября FPGA семейства eX фирмы Actel обеспечили секретность проекта для беспроводного цифрового игрового устройства X-traFun, Inc. выбрала Actel FPGA eX для реализации функций управления, инерфейса и секретности в беспроводном PDA-картридже для игровой приставки Nintendo Game Boy. Такой картридж обеспечивает возможность одновременно семи игрокам возаимодействовать в беспроводной сети типа 'peer-to-peer', посылать и получать e-mail и SMS, и даже получать потоковое видео со скоростью 10 кадров в секунду. www.x-trafun.com www.actel.com 24 ноября Xilinx использовала IP-компонент от Virtual Silicon для использования в 90 нм Spartan-3 FPGA www.virtual-silicon.com 24 ноября Synopsys Users Group in Europe анонсировала свою конференцию - 6-7 мая 2004 года, в Мюнхене (Германия) Впервые SNUG Europe состоится не совместно с конференцией DATE (Design, Automation and Test in Europe). www.snug-universal.org/europe/europe.htm www.synopsys.com 25 ноября Mobile DiskOnChip от M-Systems включен в качестве стандартного компонента в платформу разработки аппаратного обеспечения RealView от ARM Mobile DiskOnChip используется в качестве загрузочного устройства и обеспечивает до 512 Мегабит флеш-памяти. www.m-sys.com www.arm.com/devtools/versatile 25 ноября Avnet и Xilinx распространяют дешевый design-kit для разработки последовательного ввода-вывода на базе Virtex-II Pro Этот design-kit (с ценой $499) содержит аппаратное обеспечение, документированные проекты и документацию, посвященные проектированию на бахе открытого потокола Xilinx Aurora. www.avnet.speedway.com www.xilinx.com/education www.avnetavenue.com www.em.avnet.com 26 ноября Atmel первая получила сертификацию EAL4+ Криптоконтроллер AT90SC3232CS получил этот сертификат EAL4+. Он разрабатывался для рынка смарт-карт, содержит 32К флеш-памяти программ, 32К EEPROM и 3K RAM. Он имеет некоторые общие возможности для контроллеров семейсва secureAVR - производительность 8/16 битного RISC-процессора - и механизмы обеспечения секретности, включая firewalls и два криптографических сопроцессора. Один - для ассиметричных алгоритмов (RSA, DSA, Elliptic curves) и один для DES/Triple DES. Он также снабжен портом SPI (Serial Peripheral Interface). www.atmel.com/dyn/products/product_card.asp?part_id=2798 26 ноября Cadence и министерство образования Китая сотрудничают В рамках этого сотрудничества Cadence поможет Китаю запустить на базе его 9 ведущих университетов программу "China National IC Design Talent Incubation Project". Поддержка Cadence предполагается в широком спектре - от учебных курсов до совместных проектов. В "заветную" девятку вошли: Peking University и Tsinghua University, Beijing; Fudan University, Jiaotong University и Southeast University, Jiangsu; Zhejiang University и Huazhong University of Science&Technology, Hubei; Xidian University, Shanxi; и Chengdu Electronic Science & Technology University, Sichuan. Cadence будет работать с каждым университетом напрямую при уточнении деталей программы. Цель правительства Китая - готовить по 300 студентов в год в каждом университете на магистерском или докторском уровне. Программа обучения будет включать полный цикл проектирования от начальной концепции до реализации. www.cadence.com